Modélisation de transformateurs planaires intégrés

L’utilisation des composants passifs a connu une importante croissance ces dernières décennies notamment dans le domaine de la téléphonie mobile, de l’électronique embarquée. Les travaux présentés dans cette thèse s’inscrivent dans un cadre de projet entre les laboratoires LT2C de l’UJM et Ampère de l’INSA de LYON. L’objectif visé par cette thèse est la modélisation des micro-transformateurs de signaux utilisés pour isoler les parties puissance (Driver IC) et commande (JFET ou MOSFET). Les points abordés dans cette thèse sont le choix des structures de transformateurs qui répondent aux exigences du projet, le développement d’un modèle de transformateur qui prend en compte notamment les pertes et l’évolution de la perméabilité du matériau magnétique et les différents couplages capacitifs. Des simulations à l’aide de HFSS ont été réalisées afin de réaliser le design des structures retenues et valider le modèle développé. Des étapes de fabrications compatibles avec celle de la microélectronique ont été utilisées pour fabriquer des prototypes à une couche et à deux couches de matériau magnétique avec différentes configurations. Une caractérisation haute fréquence (2MHz-200MHz) à l’aide de l’analyseur vectoriel de réseaux a été réalisée et enfin une étude comparative entre les résultats de simulation et les résultats de mesure fait l’objet d’une présentation