Affordable Access

Realisierung eines Verilog/VHDL Codegenerators fuer graphisch erfasste Finite State Machines

Authors
Publisher
Universitätsbibliothek Chemnitz
Publication Date
Keywords
  • Gray Code
  • Kodierung
  • Verilog
  • Fsm
  • Asic
  • Ddc:004
  • Vhdl
  • Beschreibungssprache

Abstract

Es wurden verschieden Kodierungsarten fuer FSMs untersucht, schwerpunktmaessig Gray Code und andere Arten der hazardfreien Kodierung. Ein spezieller Kodierungsalgorithmus zur hazardfreien Kodierung wurde entwickelt und in eine Entwurfsumgebung implementiert. Ein weitere Schwerpunkt der Arbeit sind Codegeneratoren, die eine Verhaltensbeschreibung der FSM in Verilog oder in VHDL erzeugen.

There are no comments yet on this publication. Be the first to share your thoughts.